一生一芯E阶段学习笔记

Verilog基础

原件声明：

module (input a,b,c,output x,y,z,t)
    assign {x,y,z,t}={a,b,c,c};
    //这个是**确定位宽时**的赋值语法糖
endmodule